背景技術(shù)：

1、本公開(kāi)涉及存儲(chǔ)裝置及其操作方法。

2、閃存是一種低成本、高密度、非易失性固態(tài)存儲(chǔ)介質(zhì)，其可以被電擦除和重新編程。閃存包括nor閃存和nand閃存。閃存可以執(zhí)行各種操作，例如讀取、編程(寫(xiě)入)和擦除。對(duì)于nand閃存，可以在塊級(jí)執(zhí)行擦除操作，并且可以在頁(yè)級(jí)執(zhí)行編程操作或讀取操作。

技術(shù)實(shí)現(xiàn)思路

1、在一個(gè)方面，一種存儲(chǔ)裝置包括多個(gè)存儲(chǔ)串，所述多個(gè)存儲(chǔ)串中的每個(gè)存儲(chǔ)串包括漏極選擇柵(dsg)晶體管、存儲(chǔ)單元和源極選擇柵(ssg)晶體管，以及耦合至所述多個(gè)存儲(chǔ)串的外圍電路。所述外圍電路被配置為：在編程操作中，對(duì)所述多個(gè)存儲(chǔ)串中的選擇存儲(chǔ)串中的存儲(chǔ)單元中的選擇存儲(chǔ)單元進(jìn)行編程，并且禁止所述多個(gè)存儲(chǔ)串中的非選擇存儲(chǔ)串中的存儲(chǔ)單元中的非選擇存儲(chǔ)單元。所述外圍電路包括字線驅(qū)動(dòng)器，其被配置為：在所述編程操作的第一循環(huán)中的預(yù)脈沖時(shí)段和后脈沖時(shí)段中，關(guān)斷所述非選擇存儲(chǔ)串中的dsg晶體管；以及在所述第一循環(huán)之后的所述編程操作的第二循環(huán)中的預(yù)脈沖時(shí)段或后脈沖時(shí)段中的至少一者中，導(dǎo)通所述非選擇存儲(chǔ)串中的dsg晶體管。

2、在一些實(shí)施方式中，所述編程操作是增量步進(jìn)脈沖編程(ispp)，并且所述第一循環(huán)和第二循環(huán)分別是所述ispp的開(kāi)始循環(huán)和結(jié)束循環(huán)。

3、在一些實(shí)施方式中，所述字線驅(qū)動(dòng)器還被配置為：在所述編程操作的第一循環(huán)中的預(yù)脈沖時(shí)段和后脈沖時(shí)段中，關(guān)斷所述非選擇存儲(chǔ)串中的ssg晶體管；以及在所述編程操作的第二循環(huán)中的預(yù)脈沖時(shí)段或后脈沖時(shí)段中的至少一者中，導(dǎo)通所述非選擇存儲(chǔ)串中的ssg晶體管。

4、在一些實(shí)施方式中，所述字線驅(qū)動(dòng)器還被配置為：在所述編程操作的第一循環(huán)中的預(yù)脈沖時(shí)段和后脈沖時(shí)段之間的驗(yàn)證時(shí)段中，關(guān)斷所述非選擇存儲(chǔ)串中的dsg晶體管以及ssg晶體管；以及在所述編程操作的第二循環(huán)中的預(yù)脈沖時(shí)段和后脈沖時(shí)段之間的驗(yàn)證時(shí)段中，關(guān)斷所述非選擇存儲(chǔ)串中的dsg晶體管以及ssg晶體管。

5、在一些實(shí)施方式中，所述字線驅(qū)動(dòng)器還被配置為：在所述編程操作的第二循環(huán)中的預(yù)脈沖時(shí)段中，關(guān)斷所述非選擇存儲(chǔ)串中的dsg晶體管以及ssg晶體管；以及在所述編程操作的第二循環(huán)中的后脈沖時(shí)段中，導(dǎo)通所述非選擇存儲(chǔ)串中的dsg晶體管以及ssg晶體管。

6、在一些實(shí)施方式中，所述字線驅(qū)動(dòng)器還被配置為：在所述編程操作的第二循環(huán)中的預(yù)脈沖時(shí)段中，導(dǎo)通所述非選擇存儲(chǔ)串中的dsg晶體管以及ssg晶體管；以及在所述編程操作的第二循環(huán)中的后脈沖時(shí)段中，關(guān)斷所述非選擇存儲(chǔ)串中的dsg晶體管以及ssg晶體管。

7、在一些實(shí)施方式中，所述選擇存儲(chǔ)串中的dsg晶體管與所述非選擇存儲(chǔ)串中的dsg晶體管電分離。

8、在另一方面，提供了一種用于操作存儲(chǔ)裝置的方法。所述存儲(chǔ)裝置包括多個(gè)存儲(chǔ)串，所述多個(gè)存儲(chǔ)串中的每個(gè)存儲(chǔ)串包括dsg晶體管、存儲(chǔ)單元和ssg晶體管。在編程操作的第一循環(huán)中的預(yù)脈沖時(shí)段和后脈沖時(shí)段中，關(guān)斷所述多個(gè)存儲(chǔ)串中的非選擇存儲(chǔ)串中的dsg晶體管。在所述第一循環(huán)之后的所述編程操作的第二循環(huán)中的預(yù)脈沖時(shí)段或后脈沖時(shí)段中的至少一者中，導(dǎo)通所述非選擇存儲(chǔ)串中的dsg晶體管。

9、在一些實(shí)施方式中，所述編程操作是ispp，并且所述第一循環(huán)和第二循環(huán)分別是所述ispp的開(kāi)始循環(huán)和結(jié)束循環(huán)。

10、在一些實(shí)施方式中，在所述編程操作的第一循環(huán)中的預(yù)脈沖時(shí)段和后脈沖時(shí)段中，關(guān)斷所述非選擇存儲(chǔ)串中的ssg晶體管；以及在所述編程操作的第二循環(huán)中的預(yù)脈沖時(shí)段或后脈沖時(shí)段中的至少一者中，導(dǎo)通所述非選擇存儲(chǔ)串中的ssg晶體管。

11、在一些實(shí)施方式中，在所述編程操作的第一循環(huán)中的預(yù)脈沖時(shí)段和后脈沖時(shí)段之間的驗(yàn)證時(shí)段中，關(guān)斷所述非選擇存儲(chǔ)串中的dsg晶體管以及ssg晶體管；以及在所述編程操作的第二循環(huán)中的預(yù)脈沖時(shí)段和后脈沖時(shí)段之間的驗(yàn)證時(shí)段中，關(guān)斷所述非選擇存儲(chǔ)串中的dsg晶體管以及ssg晶體管。

12、在一些實(shí)施方式中，在所述編程操作的第二循環(huán)中的預(yù)脈沖時(shí)段中，關(guān)斷所述非選擇存儲(chǔ)串中的dsg晶體管以及ssg晶體管；以及在所述編程操作的第二循環(huán)中的后脈沖時(shí)段中，導(dǎo)通所述非選擇存儲(chǔ)串中的dsg晶體管以及ssg晶體管。

13、在一些實(shí)施方式中，在所述編程操作的第二循環(huán)中的預(yù)脈沖時(shí)段中，導(dǎo)通所述非選擇存儲(chǔ)串中的dsg晶體管以及ssg晶體管；以及在所述編程操作的第二循環(huán)中的后脈沖時(shí)段中，關(guān)斷所述非選擇存儲(chǔ)串中的dsg晶體管以及ssg晶體管。

14、在一些實(shí)施方式中，選擇存儲(chǔ)串中的dsg晶體管與所述非選擇存儲(chǔ)串中的dsg晶體管電分離。

15、在又一方面，一種系統(tǒng)包括被配置為存儲(chǔ)數(shù)據(jù)的存儲(chǔ)裝置，以及耦合至該存儲(chǔ)裝置并且被配置為控制該存儲(chǔ)裝置的存儲(chǔ)器控制器。所述存儲(chǔ)裝置包括多個(gè)存儲(chǔ)串，所述多個(gè)存儲(chǔ)串中的每個(gè)存儲(chǔ)串包括dsg晶體管、存儲(chǔ)單元和ssg晶體管，以及耦合至所述多個(gè)存儲(chǔ)串的外圍電路。所述外圍電路被配置為：在編程操作中，對(duì)所述多個(gè)存儲(chǔ)串中的選擇存儲(chǔ)串中的存儲(chǔ)單元中的選擇存儲(chǔ)單元進(jìn)行編程，并且禁止所述多個(gè)存儲(chǔ)串中的非選擇存儲(chǔ)串中的存儲(chǔ)單元中的非選擇存儲(chǔ)單元。所述外圍電路包括字線驅(qū)動(dòng)器，其被配置為：在所述編程操作的第一循環(huán)中的預(yù)脈沖時(shí)段和后脈沖時(shí)段中，關(guān)斷所述非選擇存儲(chǔ)串中的dsg晶體管；以及在所述第一循環(huán)之后的所述編程操作的第二循環(huán)中的預(yù)脈沖時(shí)段或后脈沖時(shí)段中的至少一者中，導(dǎo)通所述非選擇存儲(chǔ)串中的dsg晶體管。

16、在一些實(shí)施方式中，所述編程操作是ispp，并且所述第一循環(huán)和第二循環(huán)分別是所述ispp的開(kāi)始循環(huán)和結(jié)束循環(huán)。

17、在一些實(shí)施方式中，所述字線驅(qū)動(dòng)器還被配置為：在所述編程操作的第一循環(huán)中的預(yù)脈沖時(shí)段和后脈沖時(shí)段中，關(guān)斷所述非選擇存儲(chǔ)串中的ssg晶體管；以及在所述編程操作的第二循環(huán)中的預(yù)脈沖時(shí)段或后脈沖時(shí)段中的至少一者中，導(dǎo)通所述非選擇存儲(chǔ)串中的ssg晶體管。

18、在一些實(shí)施方式中，所述字線驅(qū)動(dòng)器還被配置為：在所述編程操作的第一循環(huán)中的預(yù)脈沖時(shí)段和后脈沖時(shí)段之間的驗(yàn)證時(shí)段中，關(guān)斷所述非選擇存儲(chǔ)串中的dsg晶體管以及ssg晶體管；以及在所述編程操作的第二循環(huán)中的預(yù)脈沖時(shí)段和后脈沖時(shí)段之間的驗(yàn)證時(shí)段中，關(guān)斷所述非選擇存儲(chǔ)串中的dsg晶體管以及ssg晶體管。

19、在一些實(shí)施方式中，所述字線驅(qū)動(dòng)器還被配置為：在所述編程操作的第二循環(huán)中的預(yù)脈沖時(shí)段中，關(guān)斷所述非選擇存儲(chǔ)串中的dsg晶體管以及ssg晶體管；以及在所述編程操作的第二循環(huán)中的后脈沖時(shí)段中，導(dǎo)通所述非選擇存儲(chǔ)串中的dsg晶體管以及ssg晶體管。

20、在一些實(shí)施方式中，所述字線驅(qū)動(dòng)器還被配置為：在所述編程操作的第二循環(huán)中的預(yù)脈沖時(shí)段中，導(dǎo)通所述非選擇存儲(chǔ)串中的dsg晶體管以及ssg晶體管；以及在所述編程操作的第二循環(huán)中的后脈沖時(shí)段中，關(guān)斷所述非選擇存儲(chǔ)串中的dsg晶體管以及ssg晶體管。

21、在一些實(shí)施方式中，所述選擇存儲(chǔ)串中的dsg晶體管與所述非選擇存儲(chǔ)串中的dsg晶體管電分離。

22、在一些實(shí)施方式中，所述存儲(chǔ)裝置是nand閃存設(shè)備。

23、在又一方面，一種存儲(chǔ)裝置包括多個(gè)存儲(chǔ)串，所述多個(gè)存儲(chǔ)串中的每個(gè)存儲(chǔ)串包括dsg晶體管、存儲(chǔ)單元和ssg晶體管，以及耦合至所述多個(gè)存儲(chǔ)串的外圍電路。所述外圍電路被配置為：在編程操作中，對(duì)所述多個(gè)存儲(chǔ)串中的選擇存儲(chǔ)串中的存儲(chǔ)單元中的選擇存儲(chǔ)單元進(jìn)行編程，并且禁止所述多個(gè)存儲(chǔ)串中的非選擇存儲(chǔ)串中的存儲(chǔ)單元中的非選擇存儲(chǔ)單元。所述外圍電路包括字線驅(qū)動(dòng)器，其被配置為：在所述編程操作的第一循環(huán)中的預(yù)脈沖時(shí)段或后脈沖時(shí)段中的僅一者中，導(dǎo)通所述非選擇存儲(chǔ)串中的dsg晶體管；以及在所述第一循環(huán)之后的所述編程操作的第二循環(huán)中的預(yù)脈沖時(shí)段或后脈沖時(shí)段中的僅一者中，導(dǎo)通所述非選擇存儲(chǔ)串中的dsg晶體管。

24、在一些實(shí)施方式中，所述編程操作是ispp，并且所述第一循環(huán)和第二循環(huán)分別是所述ispp的開(kāi)始循環(huán)和結(jié)束循環(huán)。

25、在一些實(shí)施方式中，所述字線驅(qū)動(dòng)器還被配置為：在所述編程操作的第一循環(huán)中的預(yù)脈沖時(shí)段或后脈沖時(shí)段中的僅一者中，導(dǎo)通所述非選擇存儲(chǔ)串中的ssg晶體管；以及在所述編程操作的第二循環(huán)中的預(yù)脈沖時(shí)段或后脈沖時(shí)段中的僅一者中，導(dǎo)通所述非選擇存儲(chǔ)串中的ssg晶體管。

26、在一些實(shí)施方式中，所述字線驅(qū)動(dòng)器還被配置為：在所述編程操作的第一循環(huán)中的預(yù)脈沖時(shí)段和后脈沖時(shí)段之間的驗(yàn)證時(shí)段中，關(guān)斷所述非選擇存儲(chǔ)串中的dsg晶體管以及ssg晶體管；以及在所述編程操作的第二循環(huán)中的預(yù)脈沖時(shí)段和后脈沖時(shí)段之間的驗(yàn)證時(shí)段中，關(guān)斷所述非選擇存儲(chǔ)串中的dsg晶體管以及ssg晶體管。

27、在一些實(shí)施方式中，在所述編程操作的第一循環(huán)中的所述預(yù)脈沖時(shí)段但不在所述后脈沖時(shí)段中，導(dǎo)通所述非選擇存儲(chǔ)串中的dsg晶體管以及ssg晶體管；以及在所述編程操作的第二循環(huán)中的所述預(yù)脈沖時(shí)段但不在所述后脈沖時(shí)段中，導(dǎo)通所述非選擇存儲(chǔ)串中的dsg晶體管以及ssg晶體管。

28、在一些實(shí)施方式中，所述字線驅(qū)動(dòng)器還被配置為：在所述編程操作的第一循環(huán)中的所述后脈沖時(shí)段但不在所述預(yù)脈沖時(shí)段中，導(dǎo)通所述非選擇存儲(chǔ)串中的dsg晶體管以及ssg晶體管；以及在所述編程操作的第二循環(huán)中的所述后脈沖時(shí)段但不在所述預(yù)脈沖時(shí)段中，導(dǎo)通所述非選擇存儲(chǔ)串中的dsg晶體管以及ssg晶體管。

29、在一些實(shí)施方式中，所述選擇存儲(chǔ)串中的dsg晶體管與所述非選擇存儲(chǔ)串中的dsg晶體管電分離。

30、在又一方面，提供了一種用于操作存儲(chǔ)裝置的方法。所述存儲(chǔ)裝置包括多個(gè)存儲(chǔ)串，所述多個(gè)存儲(chǔ)串中的每個(gè)存儲(chǔ)串包括dsg晶體管、存儲(chǔ)單元和ssg晶體管。在編程操作的第一循環(huán)中的預(yù)脈沖時(shí)段或后脈沖時(shí)段的僅一者中，導(dǎo)通所述多個(gè)存儲(chǔ)串中的非選擇存儲(chǔ)串中的dsg晶體管。在所述第一循環(huán)之后的所述編程操作的第二循環(huán)中的預(yù)脈沖時(shí)段或后脈沖時(shí)段中的僅一者中，導(dǎo)通所述非選擇存儲(chǔ)串中的dsg晶體管。

31、在一些實(shí)施方式中，所述編程操作是ispp，并且所述第一循環(huán)和第二循環(huán)分別是所述ispp的開(kāi)始循環(huán)和結(jié)束循環(huán)。

32、在一些實(shí)施方式中，在所述編程操作的第一循環(huán)中的預(yù)脈沖時(shí)段或后脈沖時(shí)段中的僅一者中，導(dǎo)通所述非選擇存儲(chǔ)串中的ssg晶體管；以及在所述編程操作的第二循環(huán)中的預(yù)脈沖時(shí)段或后脈沖時(shí)段中的僅一者中，導(dǎo)通所述非選擇存儲(chǔ)串中的ssg晶體管。

33、在一些實(shí)施方式中，在所述編程操作的第一循環(huán)中的預(yù)脈沖時(shí)段和后脈沖時(shí)段之間的驗(yàn)證時(shí)段中，關(guān)斷所述非選擇存儲(chǔ)串中的dsg晶體管以及ssg晶體管；以及在所述編程操作的第二循環(huán)中的預(yù)脈沖時(shí)段和后脈沖時(shí)段之間的驗(yàn)證時(shí)段中，關(guān)斷所述非選擇存儲(chǔ)串中的dsg晶體管以及ssg晶體管。

34、在一些實(shí)施方式中，在所述編程操作的第一循環(huán)中的所述預(yù)脈沖時(shí)段但不在所述后脈沖時(shí)段中，導(dǎo)通所述非選擇存儲(chǔ)串中的dsg晶體管以及ssg晶體管；以及在所述編程操作的第二循環(huán)中的所述預(yù)脈沖時(shí)段但不在所述后脈沖時(shí)段中，導(dǎo)通所述非選擇存儲(chǔ)串中的dsg晶體管以及ssg晶體管。

35、在一些實(shí)施方式中，在所述編程操作的第一循環(huán)中的所述后脈沖時(shí)段但不在所述預(yù)脈沖時(shí)段中，導(dǎo)通所述非選擇存儲(chǔ)串中的dsg晶體管以及ssg晶體管；以及在所述編程操作的第二循環(huán)中的所述后脈沖時(shí)段但不在所述預(yù)脈沖時(shí)段中，導(dǎo)通所述非選擇存儲(chǔ)串中的dsg晶體管以及ssg晶體管。

36、在一些實(shí)施方式中，選擇存儲(chǔ)串中的dsg晶體管與所述非選擇存儲(chǔ)串中的dsg晶體管電分離。

37、在又一方面，一種系統(tǒng)包括被配置為存儲(chǔ)數(shù)據(jù)的存儲(chǔ)裝置，以及耦合至該存儲(chǔ)裝置并且被配置為控制該存儲(chǔ)裝置的存儲(chǔ)器控制器。所述存儲(chǔ)裝置包括多個(gè)存儲(chǔ)串，所述多個(gè)存儲(chǔ)串中的每個(gè)存儲(chǔ)串包括dsg晶體管、存儲(chǔ)單元和ssg晶體管，以及耦合至所述多個(gè)存儲(chǔ)串的外圍電路。所述外圍電路被配置為：在編程操作中，對(duì)所述多個(gè)存儲(chǔ)串中的選擇存儲(chǔ)串中的存儲(chǔ)單元中的選擇存儲(chǔ)單元進(jìn)行編程，并且禁止所述多個(gè)存儲(chǔ)串中的非選擇存儲(chǔ)串中的存儲(chǔ)單元中的非選擇存儲(chǔ)單元。所述外圍電路包括字線驅(qū)動(dòng)器，其被配置為：在所述編程操作的第一循環(huán)中的預(yù)脈沖時(shí)段或后脈沖時(shí)段中的僅一者中，導(dǎo)通所述非選擇存儲(chǔ)串中的dsg晶體管；以及在所述第一循環(huán)之后的所述編程操作的第二循環(huán)中的預(yù)脈沖時(shí)段或后脈沖時(shí)段中的僅一者中，導(dǎo)通所述非選擇存儲(chǔ)串中的dsg晶體管。

38、在又一方面，一種存儲(chǔ)裝置包括多個(gè)存儲(chǔ)串，所述多個(gè)存儲(chǔ)串中的每個(gè)存儲(chǔ)串包括dsg晶體管、存儲(chǔ)單元和ssg晶體管，以及耦合至所述多個(gè)存儲(chǔ)串的外圍電路。所述外圍電路被配置為：在編程操作中，在所述編程操作的第一循環(huán)中的預(yù)脈沖時(shí)段和后脈沖時(shí)段中，向所述多個(gè)存儲(chǔ)串中的第一存儲(chǔ)串中的第一dsg晶體管施加選擇電壓，并且向所述多個(gè)存儲(chǔ)串中的第二存儲(chǔ)串中的第二dsg晶體管施加取消選擇電壓。所述外圍電路還被配置為：在所述編程操作中，在所述第一循環(huán)之后的所述編程操作的第二循環(huán)中的預(yù)脈沖時(shí)段或后脈沖時(shí)段中的至少一者中，向所述第一存儲(chǔ)串中的第一dsg晶體管施加所述選擇電壓，并且向所述第二存儲(chǔ)串中的第二dsg晶體管施加所述選擇電壓。

39、在一些實(shí)施方式中，所述外圍電路還被配置為：在所述編程操作的第一循環(huán)中的預(yù)脈沖時(shí)段和后脈沖時(shí)段之間的驗(yàn)證時(shí)段中，向所述第一存儲(chǔ)串中的第一ssg晶體管施加所述選擇電壓，并且向所述第二存儲(chǔ)串中的第二ssg晶體管施加所述取消選擇電壓。在一些實(shí)施方式中，所述外圍電路還被配置為：在所述編程操作的第二循環(huán)中的預(yù)脈沖時(shí)段和后脈沖時(shí)段之間的驗(yàn)證時(shí)段中，向所述第一存儲(chǔ)串中的第一ssg晶體管施加所述選擇電壓，并且向所述第二存儲(chǔ)串中的第二ssg晶體管施加所述取消選擇電壓。

40、在一些實(shí)施方式中，所述選擇電壓是正電壓，并且所述取消選擇電壓是接地電壓。

41、在又一方面，一種存儲(chǔ)裝置包括多個(gè)存儲(chǔ)串，所述多個(gè)存儲(chǔ)串中的每個(gè)存儲(chǔ)串包括dsg晶體管、存儲(chǔ)單元和ssg晶體管，以及耦合至所述多個(gè)存儲(chǔ)串的外圍電路。所述外圍電路被配置為：在編程操作中，在所述編程操作的第一循環(huán)中的預(yù)脈沖時(shí)段和后脈沖時(shí)段中，向所述多個(gè)存儲(chǔ)串中的第一存儲(chǔ)串中的第一dsg晶體管施加選擇電壓，以及在所述編程操作的第一循環(huán)中的預(yù)脈沖時(shí)段或后脈沖時(shí)段中的一者中，向所述多個(gè)存儲(chǔ)串中的第二存儲(chǔ)串中的第二dsg晶體管施加取消選擇電壓。所述外圍電路還被配置為：在所述編程操作中，在所述第一循環(huán)之后的所述編程操作的第二循環(huán)中的預(yù)脈沖時(shí)段和后脈沖時(shí)段中，向所述第一存儲(chǔ)串中的第一dsg晶體管施加所述選擇電壓；以及在所述編程操作的第二循環(huán)中的預(yù)脈沖時(shí)段或后脈沖時(shí)段中的一者中，向所述第二存儲(chǔ)串中的第二dsg晶體管施加所述取消選擇電壓。

42、在一些實(shí)施方式中，所述外圍電路還被配置為：在所述編程操作的第一循環(huán)中的預(yù)脈沖時(shí)段和后脈沖時(shí)段之間的驗(yàn)證時(shí)段中，向所述第一存儲(chǔ)串中的第一ssg晶體管施加所述選擇電壓，并且向所述第二存儲(chǔ)串中的第二ssg晶體管施加所述取消選擇電壓。在一些實(shí)施方式中，所述外圍電路還被配置為：在所述編程操作的第二循環(huán)中的預(yù)脈沖時(shí)段和后脈沖時(shí)段之間的驗(yàn)證時(shí)段中，向所述第一存儲(chǔ)串中的第一ssg晶體管施加所述選擇電壓，并且向所述第二存儲(chǔ)串中的第二ssg晶體管施加所述取消選擇電壓。

43、在一些實(shí)施方式中，所述選擇電壓是正電壓，并且所述取消選擇電壓是接地電壓。